Fig 7.10, 7.11, & 7.12

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan

   a) Prosedur

   b) Rangkaian simulasi

   c) Video Simulasi

6. Download File

 1. Pendahuluan[kembali]

 Dalam dunia elektronika digital, sistem penghitung (counter) memegang peranan penting dalam berbagai aplikasi, seperti pengukuran waktu, pengendalian proses, dan konversi data. Salah satu komponen yang umum digunakan dalam perancangan counter adalah IC 74ALS163, yaitu sebuah synchronous 4-bit binary counter yang memiliki fitur lengkap, seperti clear, load, enable, dan clock. IC ini bekerja secara sinkron, artinya semua flip-flop internal dikendalikan oleh sinyal clock yang sama, sehingga menghasilkan performa yang lebih stabil dan presisi dibandingkan counter asynchronous.

Sementara itu, counter MOD 8 merupakan jenis penghitung yang memiliki 8 keadaan (dari 0 hingga 7) sebelum kembali ke kondisi awal. MOD 8 berarti modulus-nya adalah 8, atau dalam biner adalah 3-bit counter (2³ = 8). Counter ini dapat dibentuk dengan berbagai cara, termasuk menggunakan IC seperti 74ALS163 yang disusun dan dikendalikan dengan logika tambahan agar menghasilkan keluaran berulang setiap 8 pulsa clock. Penggunaan gerbang logika seperti AND dan flip-flop juga umum dilakukan dalam pembuatan counter MOD tertentu, tergantung pada kebutuhan sinkronisasi dan kecepatan sistem.

Dengan menggabungkan pemahaman tentang karakteristik IC 74ALS163 dan prinsip kerja counter MOD 8, kita dapat merancang sistem penghitung digital yang efisien dan dapat diandalkan untuk berbagai kebutuhan kontrol dan pemrosesan data digital.   

 2. Tujuan[kembali]

• Mengamati cara kerja counter naik (up counter) tiga-bit.

• Menguji kemampuan counter untuk di-preset ke nilai tertentu secara asinkron menggunakan input data paralel dan sinyal PL (Parallel Load).

• Memahami efek sinyal clock terhadap perubahan nilai hitung counter setelah preset

 3. Alat dan Bahan[kembali]

ALAT

1. logicprobe 

Probe logika adalah probe uji genggam berbiaya rendah yang digunakan untuk menganalisis dan memecahkan masalah keadaan logis ( boolean 0 atau 1) 

Bahan

 1.  Logic state

Berfungsi untuk memberikan keterangan logika 1 atau 0

2. Gerbang AND

Jenis pertama adalah gerbang AND. Gerbang AND ini memerlukan dua atau lebih input untuk menghasilkan satu output. Jika semua atau salah satu inputnya merupakan bilangan biner 0, maka outputnya akan menjadi 0. Sedangkan jika semua input adalah bilangan biner 1, maka outputnya akan menjadi 1.

3. JK Flip Flop

JK Flip-Flop adalah salah satu jenis flip-flop yang banyak digunakan dalam rangkaian digital sebagai elemen penyimpan satu bit data biner. 

 4. Dasar Teori[kembali]

Gambar 7-10 dengan counter naik pada Gambar 7-5, terlihat bahwa kita hanya perlu mengganti output FF yang digunakan menjadi versi inversnya pada bagian A, B, dan C.

Untuk urutan hitung menurun, FF dengan LSB (A) masih perlu melakukan toggle (berubah status) pada setiap negative-going transition (NGT) dari sinyal clock. FF B harus berubah status pada NGT clock berikutnya ketika A = 0. FF C berubah status ketika A = B = 0, dan FF D berubah status ketika A = B = C = 0.

Konfigurasi rangkaian ini akan menghasilkan urutan hitung:
15, 14, 13, 12, ..., 3, 2, 1, 0, 15, 14, dan seterusnya, seperti yang ditunjukkan dalam diagram timing.

Counter Naik/Turun Paralel

Gambar 7-11(a) menunjukkan bagaimana cara membentuk counter naik/turun paralel. Input kontrol akan menentukan apakah output FF normal atau output yang di-invers-kan yang akan diteruskan ke input J dan K dari FF berikutnya.

• Saat input kontrol bernilai HIGH (1), gerbang AND 1 dan 2 aktif, sedangkan gerbang AND 3 dan 4 nonaktif (perhatikan keberadaan inverter).

  • Ini membuat output A dan B melewati gerbang 1 dan 2 menuju input J dan K dari FF B dan C.

• Saat input kontrol bernilai LOW (0), gerbang AND 1 dan 2 nonaktif, sedangkan gerbang AND 3 dan 4 aktif.

  • Ini membuat output A dan B yang sudah di-invers-kan melewati gerbang 3 dan 4 menuju input J dan K dari FF B dan C.

Gambar 7-11(b) memperlihatkan bentuk gelombang (waveform) yang menggambarkan operasinya. Perhatikan bahwa pada lima pulsa clock pertama, input kontrol bernilai HIGH, sehingga counter menghitung naik (count up); sedangkan pada lima pulsa terakhir, input kontrol bernilai LOW, sehingga counter menghitung turun (count down).

Gambar 7-12 menunjukkan rangkaian logika untuk sebuah counter naik (up counter) paralel tiga bit yang dapat dipreset. Input J, K, dan CLK dihubungkan untuk beroperasi sebagai counter naik paralel. Input PRESET dan CLEAR asinkron dihubungkan untuk menjalankan operasi preset secara asinkron.

Counter ini dapat dimuat (loaded) dengan nilai hitungan yang diinginkan kapan saja dengan langkah-langkah berikut:

1. Masukkan nilai hitungan yang diinginkan ke input data paralel P2, P1, dan P0.

2. Berikan pulsa LOW ke input PARALLEL LOAD (PL).

Langkah ini akan melakukan transfer data asinkron dari level P2, P1, dan P0 ke flip-flop Q2, Q1, dan Q0 secara berurutan (lihat Bagian 5-17). Transfer langsung (jam transfer) ini terjadi secara independen dari input J, K, dan CLK. Pengaruh dari sinyal CLK akan dinonaktifkan selama PL berada dalam keadaan aktif-LOW karena setiap FF akan memiliki salah satu input asinkronnya yang aktif. Begitu PL kembali menjadi HIGH, FF dapat kembali merespons sinyal CLK dan melanjutkan operasi penghitung naik (count-up) mulai dari nilai hitungan yang telah dimuat ke dalam counter.

Sebagai contoh, misalkan P2 = 1, P1 = 0, dan P0 = 1. Selama PL bernilai HIGH, input data paralel ini tidak berpengaruh apa-apa. Jika pulsa clock diberikan, counter akan menjalankan operasi hitung naik seperti biasa. Sekarang, misalkan PL diberikan pulsa LOW saat counter berada di hitungan 010 (artinya Q2 = 0, Q1 = 1, dan Q0 = 0). Pulsa LOW pada PL akan menghasilkan LOW pada input CLR dari Q1 dan pada input PRE dari Q2 dan Q0, sehingga counter akan langsung berubah ke hitungan 101 tanpa memperhatikan apa yang sedang terjadi pada input CLK.

Nilai 101 ini akan tetap sampai PL dinonaktifkan (kembali menjadi HIGH); pada saat itu, counter akan kembali melakukan hitung naik pada setiap pulsa clock mulai dari nilai 101.

Presetting asinkron seperti ini digunakan oleh berbagai IC counter, seperti:

• TTL series: 74ALS190, 74ALS191, 74ALS192, dan 74ALS193

• CMOS series: 74HC190, 74HC191, 74HC192, dan 74HC193

 5. Percobaan[kembali]

    a) Prosedur[kembali]

A. Rangkaian Dasar Up Counter:

Hubungkan input CLK ke tombol push-button (dengan debouncer jika ada).

Hubungkan tiga output counter (Q2, Q1, Q0) ke LED melalui resistor sebagai indikator biner (MSB → Q2, LSB → Q0).

Biarkan input J dan K disambungkan ke logika HIGH agar flip-flop berada pada mode toggle.

Hubungkan power 5V dan ground ke IC.

B. Percobaan Penghitungan Normal (Tanpa Preset):

Pastikan input PL (Parallel Load) bernilai HIGH (nonaktif).

Tekan tombol clock beberapa kali dan amati LED Q2–Q0 untuk memastikan urutan biner naik:

000 → 001 → 010 → 011 → ... → 111 → 000 ...

C. Percobaan Preset Asinkron (Parallel Load):

Hentikan clock.

Atur input paralel (P2, P1, P0) ke nilai tertentu (misal: 1, 0, 1 → biner 101).

Berikan pulsa LOW sesaat ke PL, lalu kembalikan ke HIGH.

Amati bahwa LED langsung berubah ke pola 101 (tanpa menekan clock).

Tekan tombol clock kembali, pastikan hitungan dimulai dari 101 → 110 → 111 → 000 ...

    b) Rangkaian simulasi [kembali]

     

7.10

7.11

7.12

    c) Video Simulasi [kembali]

 6. Download File[kembali]

File HTML [klik disini]

Rangkaian 7.10  [klik disini]

Rangkaian 7.11  [klik disini]

Rangkaian 7.12  [klik disini]

Video Rangkaian [klik disini]

Datasheet Voltmeter DC [klik disini]

Datasheet LED [klik disini]

Datasheet Dioda [klik disini]

[menuju awal]