2. Software Proteus ver minimal 8.17
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Rangkaian pada gambar merupakan implementasi T Flip-Flop menggunakan IC 74LS112, yaitu J-K Flip-Flop yang dikonfigurasi khusus agar bekerja sebagai T Flip-Flop. Pada rangkaian ini, input J dan K (masing-masing dari switch B1 dan B0) dihubungkan bersama dan diset ke logika tinggi (1), sehingga memenuhi kondisi J = K = 1. Dalam mode ini, flip-flop akan beroperasi dalam mode toggle, di mana output Q akan berubah keadaan (toggle) setiap kali terjadi pulsa naik (rising edge) pada sinyal clock, yang diatur melalui switch B2.
Sinyal clock (CLK) masuk ke pin 1 dan mengontrol kapan perubahan output terjadi. Ketika clock mengalami transisi dari 0 ke 1 (rising edge), output Q akan berubah dari 0 menjadi 1 atau dari 1 menjadi 0, tergantung kondisi sebelumnya. Output Q dan Q̅ dapat diamati melalui indikator LED H6 dan H7. Jika Q menyala (1), maka Q̅ padam (0), dan sebaliknya, sesuai prinsip output komplemen.
- Simulasi Rangkaian Percobaan 2 [Download]
- Video Penjelasan Percobaan 2 [Download]
- Softcopy LA Modul 2 [Download]
- Datasheet 7474 (D FF) [Download]
- Datasheet 74LS112 (JK FF) [Download]
Tidak ada komentar:
Posting Komentar